Intel、High-NA EUVシリコンの出荷を開始

Intel、High-NA EUVシリコンの出荷を開始 間もなくあなたのノートブックに登場！ Dr. Ian Cutress 2026年7月16日 3012 シェア 2024年4月、私はオレゴン州ヒルズボロにあるIntelのD1Xファブで防護服を着用し、バスほどの大きさで国家予算に匹敵する価値を持つ機械の数フィート先に立ちました。Intel FellowのMark Phillips氏は、これがASML製の最初のHigh-NA EUVスキャナーであり、165トンもの重さがあると説明しました。設置は完了し、キャリブレーションが始まっていましたが、現実的にはテストウェハーが稼働するまでにはまだ数ヶ月かかる状態でした。Intelは、この装置の設置においてASMLより数週間先行しており、両社間の緊密な協力が可能になっていました。 私を含め、CNBCの取材班（事前に承認されたカメラセットアップを使用）など約15名が装置を見学する中、この装置がいつ、そして生産用シリコンやハードウェアに実際に使用されるのかという疑問がありました。その答えは2026年7月15日に出ました。ASMLはプレスリリースを発表し、Intel FoundryがHigh-NAを量産に投入したことを確認しました。この装置を使用し、Intelは最新のノートブックプロセッサの一部レイヤーのパターニングを行っています。これらはIntel 18Aで製造されるCore Ultra Series 3ラップトップパーツであるPanther Lakeです。IntelとASMLの観点からすると、これはOregonでHigh-NAレイヤーがデュアルクオリファイされ、同じことを行うために複数のステップを必要とする通常のEUVツールと同等の歩留まりで稼働していることを意味します。これが単なるテストチップなのか尋ねたところ、Intelは、3億8000万ドルのHigh-NAスキャナーで部分的に製造されたシリコンを搭載したノートブックが、現在顧客に出荷されていると確認しました。 シェア Intel FellowのMark Phillips氏が、D1XクリーンルームにあるHigh-NA装置の前でグループに説明している様子。2024年4月。提供：Intel Corporation Intelは、2024年の見学以来、世界初のHigh-NAツールを所有していると主張してきましたが、この種のツールが研究用途に留まるのか、それとも生産用途に使用されるのかという疑問は常にありました。成熟した隣のベイにあるスキャナーと同等の歩留まりで、この機械で製品レイヤーを処理できるようになることは、大きな一歩です。次の疑問は、より高価な機械での単一パスの経済性が長期的に成り立つかどうかです。 機械の正体 この機械は、ウェハーステージを中心に、配管、真空容器、ケーブルで覆われた2階建ての壁のような構造をしており、そのほとんどが物理学の単一の数値を実現するために機能しています。現在までに生産されているすべてのEUVスキャナーは、開口数（NA）0.33の光学系を通して結像していました。開口数は、光学系が収集できる光のコーンの広さを示し、より広いコーンはより細かいディテールを解像するため、High-NAで0.55に引き上げることで、単一露光での最小フィーチャーを約3分の1にシャープ化します。実際には、これにより、ファブは、複数のステップを組み合わせて行う必要があったパターンを、単一サイクルで印刷できるようになります。露光回数が1回減るごとに、コスト、サイクルタイム、そして欠陥の機会が1つずつ失われます。つまり、露光回数が少ない方が通常は優れています。 ASML初の商用High-NA EUVシステムがIntelのD1Xファブに設置された様子。 0.55に到達することは、機械のコストだけでなく、物理学やチップ製造の面でも容易ではありませんでした。ASMLは、マスクを2つの軸で異なる量だけ拡大する、カメラスタイルのアナモルフィック光学系を採用しました。文字通り、これによりスキャナーが一度にイメージできるフィールドが半分になります。858 mm2（26 x 33ミリメートル）のチップではなく、EUVマシンが一度に処理できる最大サイズは429 mm2（26 x 16.5ミリメートル）です。フルレティクルダイは、2つの半分に分割して露光し、後でステッチバックする必要があり、これは、高解像度が提供するはずだったプロセス単純化の一部を複雑にします。単一システムあたりのコストは約3億8000万ドルで、Low-NAスキャナーの約2〜3倍です。設置には約250個のクレートと数ヶ月の現場作業が必要です。これらの2つの事実、すなわち高いツールあたりのコストと、プロセスステップの削減と引き換えの露光あたりのペナルティは、その価格設定の有効性に疑問を投げかけています。 High-NAがロードマップ上のどこに位置するか High-NAが真価を発揮するのは、imecの長期ロードマップが示すように、より長期的な視点です。そのタイムラインでは、0.33 NA EUVはN7時代から約N2までのメタルピッチのスケーリングを担い、ピッチを約40 nmから約21 nmまで引き下げます。これに対し、High-NA 0.55 EUVは、A14まで、そしてA5程度まで拡張します。ロードマップの観点から見ると、High-NAは10年以上にわたるツールであり、その仕事はすぐに本格化しますが、2030年代まで続きます。 imecの長期ロードマップ では、なぜIntelはこれを18A（N2相当）で稼働させているのでしょうか？18AはLow-NA EUVとマルチパターニングを中心に設計されており、Intelがそれ用に設計したハードウェアは、出荷のためにHigh-NAに依存していません。新しい技術の難しさの一つは、それが少なくとも置き換えようとしているものと同等であることを保証することです。だからこそ、Panther Lakeのレイヤーは、High-NA必須ではなく、Low-NAとHigh-NAの両方でデュアルクオリファイされているのです。Intelは、それがなくても問題ないノードにこの機械を組み込んだため、14A/10Aが登場し、High-NAがより必要になったときには、その担当者とプロセスレシピはすでに学習を終えていることになります。もし18Aのウェハーに問題が発生しても、それが調整されるまで製品にとって大きな問題にはなりません。そしてIntelは今、それが調整されたと言っています。Intelを追っている人々は、これが前回の移行の逆であることを理解するでしょう。Intelは10nm時代にEUV導入に消極的で、その慎重さのために数年間の遅延を招きました。今回はIntelが先頭に立ち、TSMCが待っている側です。 Intelが見過ごしたコスト論 このすべてがお金に見合う価値があるのかという当然の疑問に対して、懐疑的な答えはSemiAnalysisから来ています。2025年のカンファレンスでIBMが行ったHigh-NAに関する研究に基づくと、単一のHigh-NA露光のコストは、Low-NAの約2.5倍です。この比率では、新しいツールが、より安価な複数の露光を置き換える場合にのみ採算が取れます。SemiAnalysisのモデリングでは、ほとんどのレイヤーで損益分岐点は2030年頃になるとされており、パターンが3つ以上のマスクを必要とするまで、Low-NAのダブルパターニングの方が安価です。物理学の観点からは、別の要因としてドーズ量があります。最も細かいレイヤーを印刷するには、より高いEUVパワー、つまりより高いドーズ量が必要ですが、より高いドーズ量はスキャナーが各フィールドに長く留まることを強制します。スキャナーが遅くなると、1時間あたりのウェハー生産量が減り、ウェハーあたりのコストが再び上昇します。TSMCはこの計算を保守的に捉え、2nmおよびA16ノードではHigh-NAをスキップしており、機械を購入してテストしているにもかかわらず、2029年まで比較的非公表のままです。 ベアケース（悲観論）が過小評価しがちなのは、これらの懸念が機械の販売を妨げていないということです。ASMLは2024年初頭までに10〜20台のHigh-NAの注文を受けており、Intelだけでなく、SK hynixも注文し、2025年後半に商用システムを設置した最初のメモリメーカーとなりました。Samsungも注文したツールで作業を進めています。ニューヨーク州でさえ、アルバニーに設置される1台を発注しており、主にIBMにリースされる予定です。ASMLは現在、年間約12〜15台のシステムを製造しており、2028年までに年間約20台に達すると予測しています。スループットと時間あたりのウェハー数に関する懸念も解決されつつあります。私が2024年に見たツールはEXE:5000モデルで、R&Dボリューム向けに構築されていました。Intelが2025年後半にD1Xで受け入れた量産機EXE:5200Bは、0.7 nmのオーバーレイで毎時約175枚のウェハーを処理でき、約60％の向上です。また、ASMLのより大きな6x12インチマスクは、フィールドの半減によるステッチングオーバーヘッドを削減するように設計されています。IBMの論文でも、ステッチングによる意味のあるペナルティがないことを示すSPIEオーバーレイデータが示されています。 それは私です。 両者の間では、算数の計算は実際には争点となっていません。多くのアナリストは、露光あたりのコストを計算しようとしています。ツールを使用するファウンドリもまた、一度だけ実行することで、マルチパターニングではなく、不要になる露光、マスク、アライメントステップ、欠陥の数を数えています。Panther Lakeは、その議論における最初の出荷証拠であり、同等の歩留まり結果は、ツールがすぐに使える状態にあると主張する側の強力な論拠となります。 いつわかるのだろうか？ いいえ。Intelが高性能なHigh-NAパーツを特別にSKU化して、オフィスで自慢できるようなHigh-NAチップを持って歩けるようにする計画があるのか尋ねましたが、残念ながらそれは望み薄です。