なぜ銅はマザーボードのトレースで依然として支配的か

5日前 Dariusz Wieczorek PRO Redaction @dariusz 記事 テクノロジー なぜ銅はマザーボードのトレースで依然として支配的か 銅はマザーボードのトレースで依然として支配的です。導電率、表皮効果、誘電損失が、今日のPCIe 6.0およびDDR5の信号整合性にどのように影響するかを見てみましょう。 現代コンピューティングにおける銅の基本的な物理学 材料科学の階層において、銅はその数十年にわたりエレクトロニクス産業にとって不可欠なものとなってきた特定のニッチを占めています。高速マザーボードのアーキテクチャを評価する際、導体材料の選択は単なる歴史的伝統の問題ではなく、原子レベルのパフォーマンスに基づいた計算されたエンジニアリング上の決定です。銅は、コスト、製造性、耐久性という厳しい制約とのバランスを取りながら、データと電力の両方の主要な伝送路として機能します。 電気伝導率 電気伝導率は、あらゆるPCBトレースにとって最も重要な指標です。銅は、すべての金属の中で電気を伝導する能力において、銀に次いで2位です。純銅は100%の伝導率の基準として使用されます。しかし、無酸素銅のような特殊なバリアントは、このベンチマークに対して実際に101%の伝導率を達成することができます。この効率は、銅の原子構造の直接的な結果です。その価電子は最小限の抵抗で移動するため、他の金属を悩ませる過度の抵抗加熱なしに高い電流密度を可能にします。例えば、アルミニウムは銅の伝導率のわずか61%しか提供しないため、同じ電気負荷を運ぶには大幅に大きなトレースが必要になります。現代のATXまたはサーバーマザーボードの密集した環境では、スペースが貴重であるため、銅の優れた伝導率は、エンジニアが必要な電流容量を維持しながらトレース幅を縮小することを可能にします。 低抵抗と信号強度の維持 抵抗率（resistivity）は伝導率の逆であり、高速アプリケーションでは、信号劣化に対する主な防御策となります。電気信号がマザーボードトレースを下って伝わるにつれて、金属自体の抵抗により必然的にエネルギーを失います。この現象は導体損失として知られており、トレースが長くなるにつれて、または信号が高周波数に達するにつれて、より顕著になります。銅を利用することで、設計者はDC抵抗を最小限に抑えることができ、CPUから遠くのメモリモジュールやPCIeスロットへの信号の電圧振幅を維持するのに役立ちます。高性能設計におけるオーム損失に対抗するために、エンジニアはしばしばより厚い銅層を指定します。標準的なコンシューマーグレードのPCBは1オンス/平方フィートの銅を使用するかもしれませんが、高速または高電力設計では、2オンスまたは3オンスの層が頻繁に使用されます。この厚さの増加は、トレースの総抵抗を減少させ、これは信号対雑音比（SNR）を厳密に維持する必要がある長いバスにとって特に重要です。最近のハードウェア分解では、ハイエンドワークステーションで3オンス銅がますます一般的になっていることが示されており、PCB信号損失が現代のデータ転送プロトコルに必要な厳密な公差に干渉しないようにしています。ただし、ここに注意すべき点があります。それは、すべての高速インターフェースで普遍的に真実ではないということです。最新のPCIe世代では、厚ければ自動的に良くなるわけではありません。その理由は、これらのボードが実際に達成しなければならない損失予算にまで遡ります。 高周波環境における精密なインピーダンス制御 単純な電気信号から高速データ伝送への移行は、特性インピーダンスの概念を導入します。DDR5メモリまたはGen 5およびGen 6 PCIeレーンで使用される周波数では、PCBトレースは単純なワイヤーではなく伝送線路として機能します。一貫したインピーダンスを維持することは、信号反射を防ぐために不可欠です。信号がインピーダンスの変化に遭遇すると、そのエネルギーの一部がソースに向かって反射し、データエラー、ジッター、および破壊的な干渉を引き起こします。インピーダンス制御における銅の役割は構造的です。トレースの特性インピーダンスは、その幅、銅箔の厚さ、および基準グラウンドプレーンからの距離によって決定されます。銅は極めて高い精度でメッキおよびエッチングできるため、メーカーは非常に均一なトレース寸法を維持できます。このレベルの制御により、公差がしばしば1桁パーセントで測定される、整合インピーダンスペアを作成できます。現代のDDR5設計は、これがどれほど許容度が低くなったかを示しています。信号経路全体で一貫した50オームのシングルエンドインピーダンスを維持するには、現在、プラスマイナス10%未満の製造公差が必要であり、差動ペアの長さはスキュー誘発反射を避けるために通常約2ミル以内で一致させる必要があります。銅の予測可能な物理的特性なしでは、高速差動信号伝送に必要な50オームまたは100オームの標準を大規模で達成することは事実上不可能でしょう。 インピーダンスが間違っている場合 典型的なDDR5サーバーマザーボードは、12層または16層スタック全体で信号、電源、グラウンドパスをすべて合計すると、キロメートル単位の銅トレースを詰め込んでいます。そして、わずか数ミルずれた単一の不整合な差動ペアでも、メモリチャネル全体の信号整合性予算を台無しにするのに十分です。問題の規模とエラーの許容度の間のこのギャップが、マザーボードエンジニアリングにおいて理論が工場現場に最も直接的に出会う部分となっています。実際には、インピーダンスが間違ったトレースを追跡するエンジニアは、タイムドメインリフレクトメーター（TDR）から始めます。TDRは高速エッジをトレースに送り込み、反射を読み取り、信号経路に沿った距離の関数としてインピーダンスをプロットします。クリーンな50オームのトレースはフラットラインとして表示されます。ビア、突然の幅の変化、またはトレースがプレーンの端に近すぎる場所は、目に見える隆起または低下として表示されます。その隆起がプロットのどこに現れるかは、物理的な欠陥がボード上のどこにあるかをエンジニアに正確に伝えます。インピーダンスを無視することの結果は、周波数とともにスケールします。DDR4バスでの5%のインピーダンス不整合は、アイダイアグラムマージンを数パーセント削減する可能性があります。これは迷惑であり、失敗ではありません。DDR5またはPCIe 6.0レーンでの同じ5%の不整合（PAM4信号伝送によりアイがすでに3分の1狭くなっています）は、リンクが確実にトレーニングされるか、負荷下で断続的に失敗するかの違いになる可能性があります。これは、すべてのベンチテストをパスし、顧客サイトで実際の熱的および電気的ストレス下で再出現する種類の障害です。そのため、現代のボードでのインピーダンスデバッグは、製造後ではなく、製造前に行われることが増えています。設計者は、すべての重要なトレースジオメトリに対して2Dフィールドソルバーシミュレーションを実行し、スタックアップの実際の銅厚と誘電体高と照合し、シミュレートされたインピーダンスが必要なウィンドウ内に収まってから設計を製造にリリースします。最初の生産ランの小規模サンプルに対する製造後TDRテストは、エッチングされたものがシミュレートされたものと一致したことを確認します。この段階での不一致は通常、元の設計が間違っていたのではなく、銅の厚さまたはエッチングプロセスが仕様から逸脱したことを意味します。 銅密度による熱管理 信号キャリアとしての役割を超えて、銅はマザーボード上の熱管理の中央神経系として機能します。VRM（電圧レギュレータモジュール）や高性能チップセットなどのシリコンコンポーネントは、スロットリングや故障を防ぐためにダイから熱を移動させる必要がある大量の熱エネルギーを生成します。銅は熱伝導体として優れており、アルミニウムよりも約58%高い熱伝導率を持っています。それは急速に加熱および冷却するため、熱エネルギーの効果的な伝送路として機能します。エンジニアは銅ポア（PCBの未使用領域をソリッド銅で埋めること）を利用して、内部ヒートシンクを作成します。これらの銅プレーンはボード全体に熱を水平に広げ、冷却のための実効表面積を増やします。特殊な電源供給ボードでは、「ヘビーカッパー」技術が採用されています。これらの設計では