AMDのInstinct MI455X：太陽を目指して

AMDのInstinct MI455X：太陽を目指して George Cozma、Aurora Nockert、およびNintonito 2026年7月23日 1412 共有 こんにちは、インターネットの皆さん。AMDのAdvancing AIイベントで、AMDの最新のInstinct MI455Xを見ています。これは、AIスタックのトップを占める旧Instinct MI355Xの後継機です。これは、AMD初のラック規模AIデプロイメント向けに設計されたGPUであり、新しいCDNA5アーキテクチャに基づいています。コンピュートユニットとSoCには大幅な変更が加えられており、計算性能の向上、メモリ帯域幅の改善、メモリ容量の拡大、そしてTSMCのCoWoS-Lを使用したパッケージングが含まれています。 Instinct MI455Xパッケージ これは新しいHeliosラックソリューションと共に提供され、以前のMI355Xシステムでは8基だったGPUを、単一ポッドで最大72基までスケールアップできます。また、UALink over Ethernet（UAEoL）に基づいた新しい耐障害性スケールアップネットワーキングアーキテクチャも特徴としており、ラック全体で単一ホップのオールツーオール通信が可能です。 AMD Heliosラック 単一のMI455Xには、8つのAccelerator Complex Dies（XCD）に256のWork Group Processor（WGP）が含まれており、最大クロックは2.4GHzです。これにより、FP32行列/ベクトルおよびFP16ベクトルで最大315 TFLOP、OCP MXFP4で最大40.26 PFLOPのピーク計算性能が可能になります。これは、12スタックのHBM4と2048ビットバスでペアになっており、合計192チャネルを備え、各GPUに合計432 GBのメモリと23.3 TB/秒の帯域幅を提供します。 MI455Xの概念概要 CU/WGPの変更 「コンピュートユニット」の変更から始めると、AMDはCDNA5ではCUではなくWGPを数えています。これは、各WGPが2つのCUとしてカウントされるコンシューマー向け製品とは異なります。 しかし、RDNA4と同様に、各WGPは4つのデュアルイシューWave32 SIMD32ユニットと4つのスカラーユニットで構成されており、これはCDNA4の4つのシングルイシューWave64 SIMD16ユニットから大幅な変更です。 これにより、各WGPはサイクルあたり最大256のパックFP32演算（FMAを使用する場合は512 FLOPS）を実行できます。 この新しいSIMD設計をサポートするために、VGPRレジスタファイルが再編成され、どのウェーブも最大1024のVGPRにアクセスできるようになりました。これは、以前のCDNAおよびRDNAアーキテクチャでウェーブがアクセスできたVGPR数の4倍です。各SIMDはCDNA4と同様に128kBのベクトルレジスタを備えており、Wave32対Wave64のため、実際には1024のレジスタにアクセスできますが、RDNA4で利用可能な192kBよりは少ないです。また、単一のウェーブフロントが場合によってはSIMD全体を占有することが予想されます。 行列ユニットも強化されており、各行列ユニットはサイクルあたり最大8,192のFP4演算を実行でき、WGPあたり4つの行列ユニットがあるため、WGPあたりサイクルあたり最大65,536の行列演算を実行できます。 これは、新しいアーキテクチャではFP4とFP8のみが実質的に高速であり、残りのパフォーマンスはSIMD幅を16から32に増加させることから来ていることを意味します。 Instinct MI455Xメモリサブシステム階層 WGP間のキャッシュもこの新しい設計をサポートするように変更されました。L1データキャッシュとLDSの両方が倍増し、L1データキャッシュは64 KB、LDSは320 KBとなり、LDS帯域幅も倍増してCDNA5 WGPへの供給を改善しました。しかし、これは主に、WGPを2つのCUに分割しないAMDの新しい計数方法の成果です。 各XCDには32のアクティブなWGPがあり、34の物理的なWGPのうち2つは無効化されており、各XCDに16のWGPを持つ2つのシェーダーエンジン（SE）に分割されています。シェーダーエンジンは、RDNA4のL1バッファ（GL1）に取って代わる「ブロードキャストアービター」とペアになっており、これは以前のシェーダーアレイレベルではなくSEレベルにあります。これはライトコンバインバッファとして機能すると同時に、おそらくデータをブロードキャストすることにより「最大4倍」の帯域幅増幅を提供します。 メモリサブシステムはマルチキャストロードを可能にし、冗長なメモリトラフィックを削減することで行列乗算を大幅に加速します。C=A×Bを計算するGEMMを想像してみてください。通常、各ウェーブフロントは、例えばオペランドAのタイルを各WGPのLDSに個別にロードします。マルチキャストロードを使用すると、このAのタイルを単一のマルチキャストロード命令で関連するすべてのWGPにロードできます。 各ウェーブフロントは異なるBタイルをロードしますが、MI455Xは共通のAデータをL2から一度フェッチし、ブロードキャストアービターを使用して関連するすべてのWGPのプライベートLDS割り当てに複製できます。 AMDはこの帯域幅増幅を最大4倍と呼んでいますが、増幅はL2の後で発生し、L2またはHBMの帯域幅を4倍にするわけではありません。代わりに、1単位のL2トラフィックが4単位のローカル配信データになり、冗長なキャッシュ読み取りとチップレットリンクトラフィックを削減し、各WGPにデータのローカルコピーを残します。 SoC/キャッシュの変更 ベースダイに移ると、AMDは現在、2つのFabric Cache Die（FCD）に分割された192 MBのグローバルL2を備えており、各FCDには1 MBのSRAMブロックが96個あります。各FCDは、そのFCD上の128のWGPに最大27 TB/秒のL2帯域幅を供給でき、合計帯域幅はL2から最大54 TB/秒になります。 これらのFCDは12スタックのHBM4に接続されており、各スタックは36 GBのDRAMを備え、合計容量は432 GBのHBM4です。各スタックは約7.6 GT/s/pinで動作し、2,048bバスを介して接続され、合計メモリ帯域幅は23.3 TB/秒です。 MI455Xパッケージ外部のI/Oについては、各FCDはIOダイに接続されており、GPUパッケージをホストCPU、スケールアップネットワーク、およびスケールアウトNICに接続するという非常に重要な役割を果たします。以前はPCIeによってサービスされていたCPUからGPUへのリンクは、256GB/sの双方向帯域幅を提供する専用の16レーンAMD Infinity Fabricに置き換えられ、GPUパッケージとホストCPU間のコヒーレントリンクを可能にします。 ネットワーキングとAMD Heliosラック規模 スケールアップといえば、MI455Xアクセラレータと共に、大規模AIインフラストラクチャ展開のための検証済みラック規模プラットフォームをローンチします。これは、MI455Xが36 x 400Gbit/sのUALoEインターフェイスを備え、それぞれ2 x 200Gイーサネットレーンを実装し、GPUあたり3.6 TB/秒のピーク双方向帯域幅を構成するという、スケールアップインターフェイスの増加によって可能になります。 MI455Xは、トラフィックを最適なリンクに自動的に関連付ける分割DMAアーキテクチャも導入しており、通信に必要なトポロジー認識を軽減します。 HeliosはOCPの新しいOpen Rack Wideフォームファクターを使用しており、幅1.2m、奥行き1.3mのキャビネットで構成されています。GPUは、それぞれ1 OUの高さを持つ9つのコンピュートトレイの2つのグループに配置されています。各トレイには4つのMI455Xと1つの96コアEPYC 9006 SP7があります。各CPUは16 x 64GB DIMM（合計1TBメモリ）とSSD用の5つのE1.Sスロットとペアになっています。6つのHeliosスイッチトレイは、GPUあたり3つのUALoEリンクを介して直接接続された合計12のスイッチを提供します。各スイッチは200Gb/sで432リンクを提供し、スイッチあたり合計21.6TB/秒です。これは、260TB/秒の双方向スケールアップ帯域幅に相当します。 スケールアウトは、4つまたは6つのPensando NICを搭載できる2つのボードによって提供され、エンド顧客が望むスケールアウトの量に応じて、最大43TB/秒のバックエンド帯域幅を提供します。1つのラックに72基のGPUを搭載したHeliosデプロイメントは、MXFP4で最大2.9 EF、FP32で22.6 PF、および合計1.7 PB/秒のメモリ帯域幅を持つ31TBの共有HBM4を提供できます。 結論：王は死んだ、王よ永遠なれ 基本的なGCNマイクロアーキテクチャは、Tahiti、Fiji、Vega、そして最初の4世代のCDNAから始まり、ほぼ15年間にわたりAMDのすべてのコンピューティングアクセラレータを支えてきました。CDNA5でAMDはRDNAシリーズに基づいたマイクロアーキテクチャに移行し、長寿命だったGCNマイクロアーキテクチャのラインに終止符を打ちました。 そしてその終止符と共に、AMDのデータセンターアクセラレータの新しい物語が始まります。それはもはや単一のGPUだけでなく、ラックへの72基のGPUのスケーリング、そしてラック数のスケーリングでもあります。そのためにAMDは、EPYCサーバーCPU、Pensandoネットワーキング、Radeon部門のベースGFX12など、ほぼすべての事業部門に依存しており、それらをすべてAMD Helios Rackに統合しています。 1412 共有 前へ ゲスト投稿者：Nintonito Nintonitoを購読する