シュミットトリガー：ヒステリシスを用いた堅牢なコンパレータ設計

シュミットトリガー入力 トピック 半導体 フォロー タグ デジタル技術 電子機器 組み込みシステム 半導体 主なポイント ● シュミットトリガーは、ヒステリシスが組み込まれたコンパレータです。正帰還により、入力が明確な上限（V(TH)）と下限（V(TL)）の閾値電圧を横切った場合にのみ出力が切り替わるため、ヒステリシスウィンドウ内のノイズが繰り返し切り替わる原因となることはありません。 ● 反転オペアンプのシュミットトリガー閾値。入力抵抗R1、帰還抵抗R2、飽和電圧V(sat)を使用した場合、閾値はV(TH) = (R1 / (R1 + R2)) × V(sat) および V(TL) = (R1 / (R1 + R2)) × (−V(sat)) となります。ヒステリシス幅は V(H) = V(TH) − V(TL) = (2 × R1 / (R1 + R2)) × |V(sat)| です。 ● 非反転シュミットトリガー。重ね合わせの原理を使用すると、V(UT) = +(R1 / R(f)) × V(sat) および V(LT) = −(R1 / R(f)) × V(sat) となります。ヒステリシスは 2 × (R1 / R(f)) × |V(sat)| です。 ● 個別BJTシュミットトリガー。共通のエミッタ抵抗を共有する2つのトランジスタは、出力状態に応じてエミッタ電圧がシフトするため、ヒステリシスを生成します。一般的な抵抗値では、約0.4Vのヒステリシスが得られます。 ● CMOSシュミットトリガーインバータ。4.5V電源のSN74HC14は、約2.5Vの典型的な正閾値V(T+)と約1.6Vの負閾値V(T−)を持ち、ヒステリシスは約0.4Vから2.1Vの範囲です。シングルゲートSN74LVC1G14は1.65〜5.5Vの電源をサポートしており、5.5Vでは、典型的なV(T+)は2.61〜3.33V、V(T⁻)は1.87〜2.29Vで、0.71〜1.11Vのヒステリシスが得られます。 ● ヒステリシス付きコンパレータIC。LM393デュアルコンパレータは2〜36Vで動作し、大信号応答は約300ns、小信号応答は1.3μsです[5]。TLV3201マイクロパワーコンパレータは、40nsの伝搬遅延と1.2mVの組み込み内部ヒステリシスを持ち、2.7〜5.5Vで動作します。 はじめに：コンパレータにヒステリシスを追加する理由 標準的なコンパレータは、入力が基準電圧を横切るたびに出力状態を切り替えます。ノイズの多い入力やゆっくり変化するアナログ信号がその基準値付近でホバリングすると、ノイズが繰り返し閾値を超えてしまうことで、コンパレータの出力がチャタリング（激しく切り替わること）を起こす可能性があります。この動作は、デジタル回路やセンサーインターフェースでは、望ましくない遷移を複数生成し、電力を浪費し、誤ったトリガーを引き起こす可能性があるため問題となります。Otto Schmittは1934年に神経信号の測定に取り組んでいた際にこの問題に対処しました。彼はアンプに正帰還を追加し、入力が上昇しているか下降しているかに応じて異なる閾値レベルで回路が切り替わるようにし、 bistable（二安定）な伝達曲線を作成しました。結果として得られるシュミットトリガーは、入力のエッジが遅い場合やノイズが大きい場合でも、クリーンなデジタル出力を生成します。 ヒステリシスは多くの組み込みシステムで不可欠です。機械式スイッチのデバウンス、波形の整形、アナログレベルのサンプリング時の発振防止、簡単な発振器の実現などに使用されます。この記事は、シュミットトリガー設計に関する詳細なエンジニアリングリファレンスを提供します。ヒステリシスの原理を探求し、反転および非反転オペアンプコンパレータの閾値電圧を導出し、個別のトランジスタ実装を検討し、統合CMOSシュミットトリガーインバータ（74HC14、SN74LVC1G14、CD40106/MC14584）を比較します。また、調整可能なヒステリシスを持つコンパレータICについても議論し、デバウンス、ゼロクロス検出、リラクゼーション発振器などの実用的なアプリケーションを紹介します。 推奨読書：電気回路図の読み方：エンジニアのための包括的なガイド 閾値の導出 オペアンプの出力が正の飽和値+V(sat)にあると仮定します。R1とR2で形成される分圧器が非反転入力電圧を設定し、入力電圧V(IN)がこの分圧電圧を横切ると出力が反転します。分圧の計算を解くと、次のようになります。 V(TH) = (R1 / (R1 + R2)) × V(sat) オペアンプが−V(sat)で飽和する場合、同じ分析により次のようになります。 V(TL) = (R1 / (R1 + R2)) × (−V(sat)) ヒステリシス電圧は、2つの閾値間の差です。 V(H) = V(TH) − V(TL) = (2 × R1 / (R1 + R2)) × |V(sat)| これらの式は多くの電子工学の教科書に見られるものと一致しています。閾値電圧は抵抗分圧比に直接比例します。V(sat)の大きさは、オペアンプの電源レールとその飽和特性に依存することに注意してください。実際のオペアンプはレールよりわずかに低く飽和するため、実際の閾値は計算値よりわずかに低くなる可能性があります。 設計例 反転シュミットトリガーで±5Vの電源レールを使用し、V(sat)が約4.5Vであるとします。R1 = 10 kΩ、R2 = 30 kΩを選択すると、R1 / (R1 + R2) = 0.25となり、V(TH)は約+1.13V、V(TL)は約−1.13Vとなり、ヒステリシスV(H)は約2.25Vになります。ヒステリシスを減らすには、R2に対してR1を小さくします。チャタリングを防ぐために、常に閾値帯域が最大予想ノイズ振幅よりも広いことを確認してください。 非反転シュミットトリガー 非反転シュミットトリガーは、正帰還を使用して出力チャタリングを防ぎます。入力信号が上限閾値を横切ると出力はハイに切り替わり、入力が下限閾値を下回るまでハイのままになり、クリーンなデジタル遷移を保証します。 回路構成 非反転シュミットトリガーでは、入力は抵抗R1を介してオペアンプの非反転端子に加えられ、反転端子はグランドまたは基準に接続されます。帰還抵抗R(f)は出力を非反転入力に接続します。正帰還は依然として発生しますが、極性が反転しています。出力がハイの場合、帰還は閾値を上げ、出力がローの場合、帰還は閾値を下げます。この構成は、基準がグランドであり、出力が±V(sat)の間でスイングする必要がある場合に便利です。このオペアンプトポロジーは、差動増幅器の近縁であり、同様の抵抗ネットワークを使用して2つの入力信号を結合するか、ヒステリシスを作成します。 推奨読書：差動増幅器：エンジニアのための理論、設計、およびアプリケーション 閾値の導出 重ね合わせの原理を使用すると、非反転入力端子の電圧V(+)は、入力と帰還電圧からの寄与の合計になります。スイッチングポイントでV(+)を反転基準（グランド）に等しく設定し、解くと次のようになります。 V(LT) = −(R1 / R(f)) × V(sat) V(UT) = +(R1 / R(f)) × V(sat) ヒステリシス幅は V(H) = V(UT) − V(LT) = 2 × (R1 / R(f)) × |V(sat)| です。入力が非反転構成であるため、閾値の符号は反転構成とは逆になることに注意してください。この構成は、ゼロクロス検出器やサイン波から矩形波へのコンバータで人気があり、閾値はゼロを中心に対称になります。 特定の閾値の設定 目的の上限閾値がV(UT)で、下限閾値が−V(UT)（対称）である場合、比率R1 / R(f)はV(UT) / V(sat)に等しくなるはずです。たとえば、±5Vの電源レール（V(sat)は約4.5V）で、目的の閾値が±1Vの場合、R1 / R(f) = 0.22を選択し、次にR1 = 22 kΩ、R(f) = 100 kΩのような便利な抵抗値を選択します。ゼロからオフセットされた閾値（正の電圧レベルの検出など）の場合は、反転入力を基準電圧でバイアスし、V(TH)とV(TL)の新しい式をそれぞれ導出してください。 ヒステリシスと抵抗値の選択 シュミットトリガーを設計する際、ヒステリシス幅は最大予想入力ノイズ振幅を超えるべきですが、感度を維持するのに十分小さくなければなりません。大きなヒステリシスはノイズ耐性を向上させますが、伝搬遅延を増加させ、アナログ波形の変換を歪ませる可能性があります。一方、ヒステリシスが小さすぎるとノイズがチャタリングを引き起こす可能性があります。以下の表は、抵抗値を選択する際の主な考慮事項をまとめたものです。 設計要因 ガイダンス ヒステリシス幅 反転設計の場合はR1​/(R1​+R2​)、非反転設計の場合はR1​/Rf​で設定されます。比率が大きいほどヒステリシスは大きくなります。±100mVのノイズを持つセンサーの場合、VH​を少なくとも±200mVに設計してください。統合インバータでは、ヒステリシスはデバイスのジオメトリによって固定されます。 入力バイアス電流 実際のオペアンプやコンパレータには、有限のバイアス電流と入力オフセット電圧があります。それらの影響を最小限に抑えるために、抵抗値は10kΩから100kΩの範囲に保ってください。