RosaicLabs、Atom RTL、32-Tile AMX: x86パズルを組み立てる試み

RosaicLabs、Atom RTL、および32-Tile AMX: x86パズルを組み立てる試み George Cozma 2026年7月31日 2052 共有 こんにちは、インターネットの皆さん。 今日は、私がしばらく見てきた中で最も奇妙なx86の話題の一つについて話します。SemiAccurateとReutersの両方によると、IntelはRosaicLabsという新しいスタートアップに、そのAtom CPUテクノロジーのレジスタ転送言語（RTL）コードへのアクセスを提供しています。これは、x86ライセンスとCPUコアRTLの両方をこれまで非常に厳密に守ってきた企業にとっては、すでに大きな転換点です。 Reutersがその記事を公開する2日前に、PhoronixはLinuxカーネルメーリングリストで非常に奇妙な投稿を発見しました。その投稿は、Intelの出荷されているAMX実装の8タイルと比較して、16および32のAdvanced Matrix Extension（AMX）タイルレジスタを持つ動作中のx86実装について説明しています。これは、2025年10月に「Intel/AMD以外の企業」が独自のx86オペコード、CPUID範囲、およびモデル固有レジスタ範囲をすでに使用していると述べたのと同じ開発者によって書かれました。 現時点では、Rosaicとこの謎のx86実装を結びつける公開情報はありません。最初からそれを非常に明確にしておきたいと思います。 それでも、Atom由来のx86コアに、はるかに大きなマトリックスエンジンが接続されているというのは、Rivosのベテランが在籍するスタートアップにとって、アーキテクチャ的に非常に理にかなっています。Intelの関与は、新しいアメリカ企業がそもそもどのようにカスタムx86プロセッサを合法的に構築できるのかという、非常に重要な疑問にも答えるでしょう。それでは、私たちが知っていること、Linuxの投稿が実際に何を言っているのか、そして憶測がどこから始まるのかを掘り下げてみましょう。 IntelはAtomを外部に解放 ReutersとSemiAccurateは両方とも、Intelが2026年5月に設立されたスタートアップであるRosaicLabs Inc.にAtomテクノロジーを提供し始めたと報じています。Rosaicは、現在のIntel CEOであるLip-Bu Tanと共にRivosの設立チームを編成した、長年の半導体エグゼクティブであり投資家であるAmarjit Gillが率いています。Reutersはまた、Rosaicのチームには元Rivosの財務責任者であるAmit Parikhを含む、他のRivosのベテランも含まれていると述べています。 報告されている取り決めは、アーキテクチャライセンスをはるかに超えており、Intelはレジスタ転送言語、つまりRTLコードを提供していると報じられています。RTLは、デジタルデザイン内のロジックとデータ移動を、シミュレーション、検証、変更、そして最終的に選択された製造プロセスに物理的なゲートとして合成できる形式で記述します。より技術的に言えば、IntelはRosaicにx86命令を実行する許可を与えているだけではありません。それは、Atom CPUデザインのソースレベルの記述を引き渡していると報じられています。 それは必ずしもRosaicがIntelプロセッサのすべての部分を手に入れることを意味するわけではありません。ReutersはAtomの世代、含まれるキャッシュと相互接続ロジック、製造プロセス、または設計の変更と出荷に関する契約上の制限を特定していません。CPUコアRTLへのアクセスも、完全なテープアウト準備完了のシステムオンチップを受け取ることと同じではありません。 それらの注意点があったとしても、これは非常に異例です。Intelは過去に限定的な状況でx86テクノロジーをライセンスしたことはありますが、Arm、SiFive、または他のマーチャントCPU-IPサプライヤーのように運営されたことはありません。この取り決めが、一度限りの取引ではなく、再現可能なビジネスモデルになった場合、IntelがCPU設計を収益化する方法に根本的な変化をもたらすでしょう。Intelは以前からIntel Foundryを通じてより多くのIPを提供する意向を示しており、この取引はそのより広範な戦略の一部である可能性があります。 Rosaic自体はほとんど完全にステルス状態のままです。Reutersは有用な情報を持つ会社のウェブサイトやLinkedInページを見つけられませんでしたが、7月の修正された提出書類は、同社が1000万ドルのシードラウンドを調達する余地を与えていると報告されています。これは小規模な初期段階のチームを編成するには十分な資金ですが、大規模で最先端のプロセッサをゼロから大量生産まで持っていくには全く十分ではありません。 既存のCPUコアを受け取ることで、Rosaicはエンジニアリング予算を、x86フロントエンド、実行エンジン、メモリ順序付けメカニズム、特権モデル、およびソフトウェアエコシステムをゼロから再構築するのではなく、製品を差別化する部分に費やすことができるようになります。 もう一つの謎のx86プロセッサ 最初の有用な手がかりは2025年10月に現れました。長年のx86研究者であるChristian Ludloffは、LinuxカーネルおよびGNU Binutilsメーリングリストにメッセージを投稿し、「Intel/AMD以外の企業によってアクティブに使用されている」オペコード割り当てに関する情報を中継するように依頼されたと述べました。 元のBinutilsの投稿には、いくつかの再利用された、またはそうでなければ未使用のオペコード領域、E000_xxxx CPUID範囲、および一致するE000_xxxx MSR範囲がリストされています。Ludloffはこれらの範囲がすでにアクティブに使用されていると述べ、これが単なる学術的な提案以上のものであることを示唆しました。 Phoronixが当時指摘したように、これは2つの疑問を提起します。プロセッサを構築していたのは誰か、そしてx86を実装する法的権利は何だったのか？VIA、Zhaoxin、Hygonのような既存のx86企業は明白な候補ですが、それらはすでに公開されたツールチェーンとカーネルの履歴を持っています。独立した専門家を通じて通知をルーティングし、会社名を明かさないことは、それらのいずれかが命令スペースを予約するための奇妙な方法でしょう。 その後、2026年7月27日にLudloffは再び投稿しました。今回は、通常の8タイルよりも多くのタイルを持つx86実装が件名でした。完全なメーリングリストの投稿は、16および32タイルレジスタを持つ実装を文書化し、それらがAMXアーキテクチャにすでに存在するメカニズムにどのように適合できるかを説明しています。 8タイルから32へ Intelの現在のAMXプログラミングモデルは、8つのタイルレジスタを提供します。各レジスタは最大16行の64バイトを保持でき、各タイルは1KBの容量を持ち、タイルファイル全体は8KBのアーキテクチャ状態を持ちます。別のTile Matrix Multiplyユニットがこれらのレジスタを操作します。Intel自身のAMXドキュメントでは、これをパレット1と説明しています。 興味深いことに、AMXを構成するために使用される64バイトのTILECFG構造には、すでに16タイル用の行と列のフィールドが含まれています。出荷されている実装は、単に最初の8つを使用しています。したがって、Ludloffによると、16タイル実装は既存のVEX命令エンコーディングを使用でき、TMM0からTMM15までのアドレス指定が可能であり、構成構造にすでに存在するフィールドを使用します。 AMXを32タイルに移動するには、さらに作業が必要です。提案されているAMX実装は、EVEXエンコーディングを使用してTMM0からTMM31までをアドレス指定し、TILECFGを64バイトから128バイトに倍増させて、追加のレジスタを記述できるようにします。投稿によると、既存のCPUIDメカニズムはすでに8タイルよりも多く、総タイル状態サイズ、およびTILECFGの幅を報告できるため、この実装は新しいフィーチャーフラグを必要としません。 つまり、元のAMXフレームワークは、Intelの出荷されているハードウェアよりも拡張性がありました。しかし、既存のソフトウェアはしばしばTILECFGが常に64バイトであり、タイルデータ状態が常に8KBであると仮定しているため、互換性が問題になる可能性があります。これらの仮定を持つソフトウェアは、縮小された8タイルモードで実行する必要があるでしょう。投稿では、必要に応じて追加レジスタを無効にするためのMSR制御さえ提案しています。 16タイル実装の場合、タイルファイルはハードウェアスレッドあたり最大16KBに増加します。32タイルでは、32KBに達します。これは、オペレーティングシステムやハイパーバイザーが保存および復元する必要のある状態としてはかなりの量であり、特に多数のコアを持つプロセッサではそうです。これは、16または32タイルAMXユニットを含むデバイスが、汎用サーバータスクよりもマトリックス乗算に焦点を当てていることを示唆しています。 メーリングリストの投稿は、AMXとそのクロスベンダーの後継であるAI Compute Extensions（ACE）の両方に言及しています。AMDとIntelは、x86 Ecosystem Advisory Groupを通じて、将来のx86 CPUのための共通のマトリックスアクセラレーションターゲットとしてACEを開発しました。 ACEのホワイトペーパーは、8つの512ビットx16行タイルレジスタとブロック規模レジスタを定義しています。また、ACEを既存のAMXパレットフレームワーク内に配置しており、オペレーティングシステムがAMXの状態管理メカニズムの多くを再利用できるようにしています。したがって、謎の設計の16および32タイルモードは、AMXとACEの両方によって定義されたベースライン状態を超えています。それらはベンダー固有のもののようです。