Hot Chips 2026: SamsungとHBMベースダイの機会

Hot Chips 2026: SamsungとHBMベースダイの機会 機械学習アプリケーションは、ますます多くのメモリ容量と帯域幅を要求します。Samsungは、HBMベースダイをロジックノードで製造することでこれに応え、より多くの機会を開きました。 Chester Lam 2026年8月23日 1811 共有 HBM、すなわちHigh Bandwidth Memoryは、複数のDRAMダイをベースダイの上に積層します。ダイ同士はTSV（Through-Silicon Via）を介してインターフェイスし、ベースダイはインターポーザーを介してメモリを使用しているコンピューティングダイと通信します。新しいHBM世代の帯域幅を増加させるには、DRAMダイとベースダイ間の帯域幅、およびベースダイからホストへの帯域幅をスケーリングする必要があります。より高密度のTSVと多くのTSVで前者は容易に達成できます。後者はより困難です。なぜなら、ベースダイとホスト間の物理インターフェイスはすでにベースダイ面積の最大の消費元だからです。データピン数の増加は面積問題を悪化させ、消費電力にも悪影響を与えます。Samsungは、HBMの各世代で電力効率が向上しているにもかかわらず、メモリの消費電力は増加し続けていると指摘しています。 Samsungはこの課題に対し、ベースダイをDRAMノードではなくロジックノードで製造することに切り替えることで対応しました。HBM4およびHBM4Eは、現在4nmロジックプロセスを使用しています。ロジックノードは、消費電力の増加を緩和するのに役立ち、他の最適化の機会を開く、改善された密度を提供します。ロジックノードに移行した後、Samsungはベースダイにかなりの未使用面積があることを発見しました。スタックされているDRAMダイによって面積が決まるため、ベースダイを小さくすることはできません。そのため、その面積を楽しいことに使う機会を探しています。Samsungのプレゼンテーションでは、それらの機会が3つのフェーズに分かれて説明されています。 C-die = DRAMダイ。B-die = ベースダイ。B-dieをロジックノードに移行すると、消費電力が低下します。 フェーズ1では、メモリコントローラーをHBMベースダイに移行することを検討しています。DRAMは従来、行のプリチャージ、バスの読み取りモードと書き込みモードの切り替え、DRAMセルのリフレッシュなどの低レベルの詳細を管理するためにホストメモリコントローラーを必要とする、かなり「鈍い」ものです。メモリコントローラーは、データの基本的な要求（このアドレスからデータをください）を受け取り、それらの要求をキューに入れ、パフォーマンスを最大化しながらメモリ順序に関する正確性を維持するようにスケジュールしようとします。Samsungはこれらの機能をベースダイに持ち込み、標準のHBMインターフェイスの代わりにカスタムのダイ・ツー・ダイ・インターフェイスをコンピューティングダイに使用したいと考えています。これにより、SamsungはコンピューティングダイとHBMベースダイの両方でPHY面積を削減できると期待しています。節約されたPHY面積はメモリコントローラーを保持するために使用でき、HBMベースダイの観点からは実質的に無料の移行となります。 Samsungがこれを成功させれば、IntelのSapphire Rapidsのような、しかしCPU内部のメッシュプロトコルを直接理解するHBMダイを備えた仮想的な製品を想像できるかもしれません。トレードオフとして、カスタムHBMは標準メモリコントローラーと通信しなくなるため、より多くの統合作業が必要になる可能性があります。Samsungは、これを回避するためにカスタムプロトコルを標準化しようとするかもしれませんが、その正確な計画はまだ見えていません。 Samsungはまた、失敗したDRAMセルを回避するためのリマッピング情報を格納するSRAMブロックをベースダイに統合することも検討しています。以前はこれはDRAMダイで行われていましたが、柔軟性に限界がありました。おそらく、行スペアは同じダイ上の欠陥のある行を置き換えるためにしか使用できず、列スペアも同様です。SRAMベースのリマッピングテーブルは、行/列スペアの個々のセルを使用して、任意の欠陥セルを置き換えることができます。また、あるダイのスペアを別のダイの欠陥セルを置き換えるために使用することも容易に想像できます。 フェーズ2では、メモリコントローラーを統合した後でもまだ空きスペースがあるため、さらに多くの未使用ベースダイ面積を回復することを目指しています。Samsungは、HBMが温度と電圧に関するより良いテレメトリを提供できるように、より多くのセンサーを統合したいと考えています。歩留まりとテストカバレッジを改善するために、ダイ面積をテストブロックに使用できます。このテストブロックはテストパターンを生成し、ホストを必要とせずにmemtestのような動作をします。 メモリ拡張もフェーズ2の一部として議論されました。ベースダイは外部メモリとインターフェイスし、ある種のIOダイとして機能できます。誰も十分なメモリ容量を得られないようで、HBM容量はインターポーザー/チップサイズによって制限される可能性があります。スペアのHBMベースダイ領域に外部メモリPHYを配置することは、コンピューティングダイをさらに多くのメモリに接続するための魅力的な方法になる可能性があります。 インメモリコンピューティングもフェーズ2の一部として登場します。スペア領域はコンピューティングをホストできます。私はニアメモリコンピューティングに懐疑的です。なぜなら、そのコンピューティングはメモリ領域に結びついているからです。それはNUMAセットアップのすべての課題を抱えることになりますが、HBMベースダイに統合された各PEは、他のメモリダイにホストされているデータを保持できる大きなキャッシュを持つ可能性が低いという点で、より深刻な形でです。データがコンピューティングダイの内部ストレージにロードされる際に、フォーマット変換を実行するような、データのプリプロセッシングには役立つかもしれません。 フェーズ3では、より積極的なソリューションを追求します。Samsungは、モバイルSoCがパッケージ・オン・パッケージ形式を使用してメモリをスタックする方法に似て、コンピューティングチップの上にHBMダイをスタックすることを検討しています。熱が大きな課題になると予想されます。AMDは、3Dキャッシュスタッキングで熱を改善するために数世代を費やしました。Zen 3、Zen 4、Zen 5はいずれも、スタックキャッシュバリアントがバニラコンポーネントよりも大幅に低いクロックで動作しました。これは、上に単一のダイがある状態です。HBMはさらに多くのダイをスタックするため、冷却がさらに複雑になります。 熱がうまくいけば、このzHBMソリューションは3Dスタッキングのすべての潜在的な利点を提供できる可能性があります。TSVは、2D PHYほど多くの電力や面積を消費しません。節約された電力や面積は、コンピューティングがHBMダイ層の山を介して冷却が困難なホットスポットを作成しないと仮定すれば、より多くのコンピューティングに還元できます。 最終的な言葉 Samsungおよびその他のメモリメーカーは、DRAM需要の爆発によって推進されている、多くのエキサイティングな可能性をHBMで調査しています。Samsungの提案の多くは、DRAMを使用しているコンピューティングとの結合をより緊密にすることを中心に展開しています。コンピューティングチップメーカーがHBMをマルチソースしたい場合、これらは達成が困難になる可能性があります。その場合、Samsungは他のDRAMベンダーをカスタムソリューションに巻き込む必要があります。Samsungのフェーズ1の目標のいくつかは非常に達成可能に見えます。例えば、オンダイテストとRAS機能の向上は、接続されたコンピューティングダイからの特別な注意を必要としないでしょう。フェーズ2およびフェーズ3のものは、ストレッチのように見えます。何が起こるにしても、それはエキサイティングなことでしょう。 1811 共有 前へ 次へ