AIはもう回路基板を設計できるか？

AIは回路基板を設計できるか？

昨日、OpenAIがGPT-6 AstraがKiCadで回路基板を設計するデモをローンチ投稿のフロントページで公開したことに、私たちは非常に興奮しました。このようなメジャーなモデルリリースでエレクトロニクスが取り上げられるのを見るのは素晴らしいことです。

もちろん、一度のプロンプトでAIに電話機全体を構築させるまでには、まだかなりの距離があります。しかし、このデモは、私たちがしばらく考えてきた疑問を提起します。AIが生成するエレクトロニクスが実際にどれだけ優れているかを、どのように測定するのでしょうか？

モデルは驚くほどエレクトロニクスについて知っている

私たちの経験では、現在のモデルは、従来の設計ツールでの出力が示すよりも、エレクトロニクスについてはるかに多くを知っています。それらは教科書、データシート、アプリケーションノート、そして多くのコードを読んでいます。

グラフィカルなCADツールを操作するエージェントを用意することは可能ですが、それは画面上のものを追跡しながら、多くの時間をクリックして過ごすことになります。そのコンテキストの多くは、座標、メニュー、アプリケーションの状態から成ります。

EEBenchでは代わりにatopileを使用しています。回路は宣言的なコードで表現されるため、エージェントはコンポーネント、接続、電気的制約に直接取り組むことができます。設計を変更し、ビルドし、シミュレーションを実行し、プロジェクトを離れることなく失敗したものを検査できます。

これは、モデルにGUIで線を描くように依頼するよりもはるかに効果的でした。また、ベンチマークはコンピューターの使用テストに費やす時間を減らし、エレクトロニクスのテストにより多くの時間を費やすことができます。

公開されているEEBenchタスクの1つのスターターデザインの一部（ato v2）

.ELEC: @STD::Import {
    .project &= "electronics"
    .org     &= "atopile"
}

.Submission: @type {
    .vin:   ELEC::ElectricPower
    .vhold: ELEC::ElectricPower
    .vhold.lv ~ .vin.lv

    .c_bank: ELEC::Capacitor {
        .capacitance             &= 22uF +/- 20%
        .max_voltage             &= 10V..25V
        .temperature_coefficient &= "X5R"
        .package                 &= "0805"
    }

    .vhold.hv ~> .c_bank ~> .vhold.lv
}

現実は複雑である

公開タスクの1つは、住宅用エネルギーメーターに基づいています。その5V電源が失われた場合、回路はプロセッサをさらに20ミリ秒間起動し続け、累積された読み取り値を保存できるようにする必要があります。保護されたレールは、そのウィンドウ中にプロセッサの3.0Vブラウンアウト閾値を上回ったままでなければなりません。

ほとんどのモデルは直感的に正しい基本的な結論に飛びつきます。コンデンサを追加するということです。

実際のコンデンサはタスクをより面白くします。セラミック部品は、電圧がかかると広告された容量よりもはるかに少ない容量しか提供しない場合があります。部品には許容誤差があります。コンデンサを追加するとコストが増加し、スペースを取り、電源が復帰したときにレールが再充電されるのが遅くなります。公称値で機能する設計は、実際に使用される部品で失敗する可能性があります。

EEBenchはシミュレーションで入力電力をカットし、何が起こるかを測定します。停電中の電圧、動作点での実効容量、電源復帰後の回復、パッケージ、誘電体、電圧定格、コストの制限をチェックします。

その提出から保存されたngspice出力。保護されたレールは0.85ミリ秒後に3Vの要件を下回ります。

［画像: Failed power-loss hold-up simulation］

保護されたレールは4.55ボルト付近から始まり、必要な20ミリ秒をはるかに前に、0.85ミリ秒後に必要な3ボルトの閾値を下回ります。05101520 ms 012345 V 3 V minimum fails at 0.85 ms

メーターは比較的簡単なタスクの1つです。より難しいアナログタスクでは、エージェントはオペアンプの周りに多重フィードバック低域通過フィルターを合成し、必要な極に対する抵抗器とコンデンサの比率を解決し、すべてのコンポーネントが最悪ケースの許容誤差範囲に押し込まれた後も、そのゲイン、カットオフ周波数、Q値を制限内に保つ必要があるかもしれません。ハーネスは、それらのコーナーのSPICEデッキを再構築し、ACおよび過渡キャプチャを実行し、測定値を名前付きプローブにバインドし、各結果をその下限および上限仕様制限に対して記録します。

しかし、方程式を正しく理解することは、電気工学の一部にすぎません。EEBenchは実際のメーカー部品を使用し、その仕様はデータシートから抽出され、SPICEモデルに組み込まれます。エージェントは、それらの許容誤差範囲全体で機能する組み合わせを見つける必要があり、同時に存在する、注文可能で、製品に対して合理的な価格の部品を選択する必要があります。電気的性能、コスト、供給の間のそのトレードオフは、教科書から理想的な値を選択するよりも、実際のハードウェアの設計にずっと近いです。

これは、他のすべての工学分野と同様に、電気工学が最終的に何に帰着するか、つまりトレードオフであるため、私たちが最も興味深いと感じる部分です。

採点の仕組み

EEBenchのチェックは完全に決定的です。提出された設計をビルドし、回路グラフと部品表を作成し、一連のSPICEシミュレーションと設計チェックを実行します。各要件は、制限付きの測定値を生成します。

エネルギーメータータスクでは、ハーネスは入力がドロップアウトして復帰する間に保護されたレールを測定します。他のタスクは、ゲイン、しきい値、リップル、過渡応答、およびコンポーネント許容誤差範囲での動作を測定します。技術スコアは、参照部品表に対するコスト効率と組み合わされます。コストは、回路が機能した後のみ役立ちます。

これは、コーディングエージェントにコンパイラとテストを与えるのに似ていますが、テストは電圧とコンポーネントの動作を測定します。

EEBench V1は、シミュレーションを通じてアナログおよびデジタル設計をカバーしています。まだ、モデルが完全な製品のレイアウト、製造、および立ち上げを行えるかどうかはわかりません。私たちは後にそれらの部分を追加したいと考えています。現在のベンチマークは、要件、設計、検証ループに集中しています。なぜなら、そこで既に有用な工学作業を客観的に評価できるからです。完全な方法論とサンプル結果エクスプローラーは公開されています。

リーダーボードで見られるもの

9月1日の結果は有望です。Claude Opus 5は、EEBench V1の13タスク全体で61.6%を獲得しました。Grok 4.6は57.1%で2位となり、Claude Fable 5.1（56.4%）をわずかに上回りました。数ヶ月前なら、モデルがこれほどうまくやれるとは予想していなかったでしょう。

1Claude Opus 5****61.6%

2Grok 4.6****57.1%

3Claude Fable 5.1****56.4%

4Claude Fable 5****54.3%

5Claude Opus 4.8 Max****51.4%

完全なリーダーボードと実行詳細を見る

特に嬉しかった結果がもう一つあります。xAIはEEBenchをGrok 4.6モデルカードに含めました。これは「エンジニアリング加速」のセクションで、3DモデリングやパラメトリックCADの評価と並んで掲載されています。彼らが公開した実行結果では、Grok 4.6はxhighの推論努力で60.0%でした。フロンティアラボがEEBenchを使用して新しいモデルのエンジニアリング能力を説明しているのを見ると、これは人々が気にするカテゴリになりつつあると考えています。

Anthropicのモデルは、この環境で一貫して良好な成績を収めています。Grokの台頭も興味深いです。そのGrok 4.6ローンチ投稿で、xAIは、モデルがコンピュータ支援設計を含むドメイン固有の環境で、高品質なエンジニアリングデータとRLトレーニングを受けたと言っています。そのEEBenchの結果は、そのストーリーに合致しています。

トレーニング環境

回路を採点できるシミュレーションハーネスが完成すると、エレクトロニクスのためのRL環境の始まりも得られました。同じチェックを、トレーニング後の報酬信号として使用できます。

失敗した実行には有用な情報が含まれています。どの電圧が制限を下回ったか、どの動作コーナーで失敗したか、あるいはモデルが不必要に高価な設計で問題を解決したかを見ることができます。これは、回路図がもっともらしいと言うモデルよりも、トレーニングループに多くの情報を提供します。

EEBenchは、この作業の小さく公開された側面です。私たちはまた、モデルのエレクトロニクス能力を向上させたいフロンティアラボと直接協力し始めています。評価やトレーニング後の作業を行っている場合は、私たちが提供するより大きな評価スイートとシミュレーション支援トレーニング環境について私たちに相談できます。

では、AIは回路基板を設計できるか？

有用で成長している一連の回路問題については、答えはすでに「はい」だと考えています。スコアも、まだやるべきことがたくさんあることを明確に示しています。OpenAIがAstraの最初のデモの1つにPCBを選択したこと、そしてxAIがモデルカードでEEBenchを公開したことは、どちらも同じことの初期の兆候のように感じられます。AIラボはエレクトロニクスを真剣に受け止め始めています。

もう1つのデータポイントがすぐに現れるかもしれません。イーロン・マスクは、Grok 4.7が数週間以内に、特にエンジニアリングに優れたものにする目的で、大規模なSpaceXデータコレクションで追加トレーニングを受けた後に登場すると述べています。モデルはまだリリースされておらず、スケジュールは変更される可能性がありますが、説明通りに登場した場合、私たちはEEBenchでそれを試すことを楽しみにしています。

今後数週間は興味深いものになりそうです。モデルが改善するにつれて、私たちはより難しいタスクを追加し続け、Astraと次世代がどのようにパフォーマンスを発揮するかを楽しみにしています。

今日、atopileで同じアプローチを試すことができます。あなたが構築を考えていたボードをエージェントに与えて、どこまでできるか見てみてください。

では、AIは回路基板を設計できるか？一部のものは、はい。それでも、ペースメーカーを設計して盲目的にインストールするように依頼することはありません。しかし、私たちはその道を進んでいます。

EEBenchは、atopileのチームによって構築および資金提供されています。私たちは公開ベンチマーク実行の費用を支払い、ベンチマークスコアを販売しません。