Chip-Hexa: コストパフォーマンス、エネルギー効率、六角形接続

Chip-Hexa実験的16コアプロセッサアーキテクチャ、六角形相互接続、エネルギー効率、パフォーマンス・コスト最適化を探求。 LUNZ HEX-16 実験的オープンプロセッサアーキテクチャ LUNZ HEX-16は、マルチコアパフォーマンス、エネルギー効率、相互接続設計、実装コストのバランスを探求する実験的なプロセッサアーキテクチャです。単純な16コアプロセッサが、六角形ネットワークを介して接続された場合に、魅力的なパフォーマンス・パーワットおよびパフォーマンス・パーコストのトレードオフを提供できるかどうかを調査しています。これは初期段階の研究プロジェクトであり、その設計選択、シミュレーションモデル、パフォーマンス仮説は開発途上にあり、さらなる検証が必要です。 プロジェクトのビジョン 目標は、ハードウェアの複雑さを最大化するのではなく、効率とシンプルさを優先する、オープンでモジュラーなプロセッサアーキテクチャを開発することです。中心的な研究課題は、「注意深くバランスの取れた16コアアーキテクチャは、大規模な特殊アクセラレータに依存することなく、より低いエネルギー消費と実装コストで有用なパフォーマンスを達成できるか？」ということです。プロジェクトは、実行コア、キャッシュ、通信ネットワーク、メモリ階層、電力管理など、プロセッサ全体をシステムとして重視しています。 初期アーキテクチャコンポーネント 初期設計ターゲット プロセッサコア: 16個の均質なコア 実行モデル: インオーダー レジスタ幅: 64ビット 公称クロックターゲット: 3 GHz クロック制御: 設定可能な動作周波数 相互接続: 六角形ネットワークオンチップコンセプト L1命令キャッシュ: コアあたり16 KiB（14 KiBの代替案も調査中） L1データキャッシュ: コアあたり16 KiB（14 KiBの代替案も調査中） L2キャッシュ: 2 MiB分散キャッシュターゲット 特殊AI/GPUアクセラレータ: 初期設計には含まれていません アーキテクチャステータス: 事前シリコン研究およびシミュレーション これらの値は、現在の設計ベースラインを表しており、製造または物理的に検証されたプロセッサではありません。 設計原則 1. バランスの取れたマルチコア設計 アーキテクチャは、単一の非常に複雑なコアに依存するのではなく、比較的単純な16コアを使用します。意図された利点は、ハードウェアの複雑さ、エネルギー消費、実装面積を制御しながら、並列性を活用することです。 2. 六角形相互接続の研究 プロジェクトは、プロセッシングタイル間の通信のために六角形の近傍構造を調査しています。このネットワークは、不要な通信オーバーヘッドを削減し、スケーラブルなローカル接続を提供することを目的としています。実際のメリットは、ルーティング、輻輳、リンク幅、物理的配置、ワークロードの動作に依存します。これらは仮定するのではなく測定する必要があります。 3. エネルギーを意識した操作 ターゲット動作周波数は3 GHzであり、設計目標として設定可能な周波数動作を備えています。将来の実装作業では、クロックゲーティング、アイドル状態、電圧/周波数管理を調査します。 4. キャッシュとメモリの最適化 プロジェクトは、14 KiBおよび16 KiBのL1構成を含む、代替キャッシュ容量を評価しています。目標は、過度のキャッシュミスや追加の制御複雑性なしに、より小さいキャッシュが意味のある面積とエネルギーの節約を提供できるかどうかを判断することです。 5. シンプルさとコスト意識 特殊アクセラレータや不必要に複雑な実行メカニズムは、初期ベースラインから除外されています。ハードウェア機能は、そのメリットが面積、エネルギー、検証コストを正当化することを測定値が示す場合に考慮されます。 現在の開発段階 プロジェクトには現在、初期アーキテクチャ仕様とPythonベースのシミュレーションモデルが含まれています。現在の研究活動には以下が含まれます。 16コア六角形トポロジーの探索。 キャッシュ容量の代替案の比較。 設定可能なクロック周波数の評価。 合成ワークロード下でのスループット、実行時間、エネルギーの推定。 シミュレータの改善と再現可能なテストの定義。 将来のRTL実装のためのアーキテクチャの準備。 重要な制限事項 現在の結果はシミュレーションによる推定値であり、物理シリコンからの測定値ではありません。プロジェクトはまだ以下を実証していません。 製造されたプロセッサまたは検証済みのFPGA実装。 x86、ARM、RISC-V、または商用プロセッサに対するパフォーマンスの優位性。 既存の代替品よりも低い製造コスト。 3 GHzでの物理的な消費電力。 合成ハードウェア設計からの検証済み面積、タイミング、または電力推定値。 シミュレータの結果は、モデルの仮定とパラメータに依存します。これらは、直接比較可能な商用ベンチマークとして解釈されるべきではありません。 ロードマップ アーキテクチャ仕様の洗練。 シミュレータのメモリ、キャッシュ、ネットワーク競合モデルの改善。 命令セットとバイナリエンコーディングの定義。 SystemVerilogで単一プロセッサコアを実装およびテスト。 ネットワークオンチップおよびマルチコアメモリコヒーレンスシステムの開発。 機能検証と、適切なハードウェア設計ツールを通じた面積、タイミング、電力の評価。 FPGAプロトタイピング、最終的にはASIC実装の探索。 オープンリサーチ プロジェクトは、再現可能な実験、ドキュメント、および将来の貢献をサポートすることを目的としています。アーキテクチャの決定は、新しい証拠が入手可能になり次第、改訂されます。パフォーマンス、電力、コストの主張は、それらを取得するために使用された仮定と方法論とともに文書化されます。 プロジェクトステータス 初期段階の実験的アーキテクチャ — 事前シリコン。 LUNZ HEX-16は、効率的でコストを意識したマルチコアプロセッサに向けた研究努力です。その提案された利点は、シミュレーション、RTL検証、合成、物理実装を通じて評価されるべき仮説のままです。貢献、技術的批判、再現可能な実験を歓迎します。 ライセンス ハードウェア設計、シミュレータ、ドキュメントのライセンスは、リポジトリで明示的に特定されます。プロジェクト資料の再利用または再配布の前に、該当するライセンスファイルを参照してください。